EA773: Laboratório de Circuitos Lógicos
DCA/
FEEC/
Unicamp
Primeiro Semestre de 2010
| Turma G
|
Turma O
|
Profa. Wu, Shin - Ting
ting at dca dot fee dot unicamp dot br
Sala 317, Bloco A
Prof. Filipe Ieda Fazanaro
filipe dot fazanaro at gmail dot com
|
| Avenida Albert Einstein nš 400 |
https://dca.fee.unicamp.br/courses/EA773/1s2010
[Objetivo]
[Calendário de Atividades]
[Relatórios das Experiências]
[Monitoria]
[Notas e Frequência]
[Critério de Avaliação]
Objetivo
Esta disciplina tem como objetivo proporcionar aos alunos uma visão prática
das teorias desenvolvidas na disciplina EA772 (Circuitos Lógicos),
através de experiências com componentes lógicos.
Calendário de Atividades
Relatórios
Um relatório deve conter:
- Cabeçalho: título (disciplina, número e título do experimento), autores (nome, RA, grupo, turma), data.
- Corpo: introdução, objetivos, descrição
do experimento, conclusões e referências
bibliográficas.
A seção Descrição do Experimento
deve conter uma descrição minuciosa dos detalhes de cada projeto. O
que seria uma descrição minuciosa? Ela deve conter todas as
etapas do seu projeto, desde a especificação concisa e objetiva do
problema até o layout de montagem, quando pertinente, e testes:
- Especificação do problema, distinguindo as variáveis (sinais) de entrada
e as variáveis (sinais) de saída. No caso de circuitos
sequenciais,
os estados da circuito devem ser definidos. Para cada variável
e estado deve-se escolher um símbolo. Nesta etapa, pode-se
ainda decompor um
problema em vários sub-problemas e adota-se os passos seguintes
para projetar um circuito para cada sub-problema.
- Organização em uma tabela todas as possíveis combinações de variáveis
de entrada (e/ou estado atual) e todas as possíveis combinações
de variáveis de saída (e/ou próximo estado).
- Derivação, a partir da tabela, das expressões
lógicas que relacionam cada variável de saída com as variáveis
de entrada (e/ou estado atual). No caso de circuitos
sequenciais, deve-se incluir expressões lógicas que relacionam
cada bit do próximo estado com todos os bits do estado
atual e variáveis de entrada.
- Simplificação das expressões.
- Identificação dos componentes disponíveis que implementem as
funções lógicas definidas e adequação das expressões lógicas
às variáveis disponíveis nos componentes.
- Desenho do esquema eletro-lógico do circuito.
- Simulação do circuito.
- Desenho do layout de montagem.
- Testes realizados.
Quando se identifica desde início do projeto circuitos integrados capazes de
realizarem a função desejada, pode-se mapear as variáveis de entrada, de
saída e de estado às variáveis de cada CI e obter as expressões
lógicas simplificadas que relacionam diretamente com os sinais do
CI. Neste caso, é importante que seja apresentada, no mínimo,
a tabela-verdade do componente utilizado.
Os critérios utilizados para correção dos relatórios são listados
no formulário de correção.
Monitoria
- Monitor: Mateus Dourado
- E-mail: matdourado at gmail dot com
- Horários: Terças e quintas: 18:00h às 19:00h; Quintas: 13:00 às 14:00h
Critério de Avaliação
Nota média das atividades será calculada de acordo com o critério a seguir:
M = 0.08*(E1 + E2 + E3 + E4 + E5) + 0.6 * Pr
onde
- M = Média das atividades
- Ei = Nota individual da Experiência i
- Pr = Nota individual de Projeto
Nota Final:
Se ( M >= 5,0 e todas as notas Ei >= 3,0 e P >= 3,0 ) então a média
final MF é dada por
MF = M
Caso contrário, o aluno
deverá realizar o EXAME obrigatório no dia 13 de julho (turma G)/15 de julho (turma O) de 2010 e sua média final será dada por:
MF = (M + E)/2
O exame será um mini-projeto a ser implementado individualmente em 4 horas.
Notas e Frequências
Links Adicionais
Last modified: Tue Apr 27 08:21:19 2010
"Esta página, assim como todas as páginas sob esta
mesma árvore, não é uma publicação oficial da UNICAMP, seu conteúdo
não foi examinado e/ou editado por esta instituição. A
responsabilidade por seu conteúdo é exclusivamente do
autor."
"This page, as well as all pages
under this same tree, is not an official publication from UNICAMP;
its content has not been verified and/or edited by this
institution. The author is solely responsible by its
contents."